

2022-2023 《数字 VLSI》第一次课程作业

(一) 请画出一个实现 $Z = \overline{AE} \cdot \overline{BCD}$ 的互补CMOS逻辑门的晶体管级电路图。


(二) 假设某 40nm 工艺的参数如附后。有一个 $W_{\text{eff}}=101\text{nm}$, $L_{\text{eff}}=34.2\text{nm}$ 的 NMOS 管和一个相同尺寸的 PMOS 管, $V_{\text{GS}}=1.1\text{V}$, $V_{\text{DS}}=1.1\text{V}$, $V_{\text{SB}}=0\text{V}$ (PMOS 管对应的电压值为相反数)。请按照非简化模型分别计算这两个晶体管的饱和电压 V_{DSat} 和饱和电流 I_{DSat} 。根据一阶长沟器件模型, PMOS 管的饱和电流和 NMOS 管的饱和电流之比应接近 $\mu_{\text{p}}:\mu_{\text{n}}\approx 1:2.90$, 比较本题计算得到 PMOS 管的饱和电流和 NMOS 管的饱和电流之比和 $\mu_{\text{p}}:\mu_{\text{n}}$ 之比, 根据计算过程说明造成明显偏差的原因。

(已知:

$$v_{\text{satn}}=1.09\times 10^5\text{m/s}, \mu_{\text{n}}=0.0259\text{m}^2/\text{V}\cdot\text{s}, V_{\text{Tn}}=0.343\text{V},$$

$$v_{\text{satp}}=1.47\times 10^5\text{m/s}, \mu_{\text{p}}=0.00896\text{m}^2/\text{V}\cdot\text{s}, V_{\text{Tp}}=-0.366\text{V}, \text{氧化层厚度 } t_{\text{ox}}=2.37\times 10^{-9}\text{m},)$$

(三) 如图所示电路, 已知 M1 的 $V_{\text{T0}}=0.43\text{V}$, $V_{\text{DSAT}}=0.63\text{V}$, $k'=115\times 10^{-6}\text{A/V}^2$, 沟道尺寸如图所示, 单位沟道宽度的覆盖电容 $C_{\text{gso}}=C_{\text{gdo}}=0.31\text{fF}/\mu\text{m}$, 单位面积的氧化层电容 $C_{\text{ox}}=6\text{fF}/\mu\text{m}^2$ 。




- 1) 请计算 (忽略体效应和沟道长度调制效应): $V_{\text{in}} = 2.5\text{V}$ 时 V_{out} 的稳态电压(记为 V_{ol})是多少? M1 管处在什么工作区?
- 2) 如果 V_{in} 从 0V 上升到 2.5V , 而 V_{out} 的初始电压等于 2.5V , 那么从 In 端变化开始到 V_{out} 达到稳态这个过程中由 In 端注入的总净电荷量等于多少?

数大第一次作业

2022310976 江之行

$$\begin{aligned} (-) Z &= \overline{AE} \cdot \overline{BCD} \\ &= \overline{AE + BCD} \end{aligned}$$



(二) ① 对于 nmos 来说:

$$V_{DSatn} = \frac{V_{GTn}}{1 + V_{GTn}/E_{oc}L} = \frac{1.1 - 0.343}{1 + (1.1 - 0.343)/(0.288)} = 0.209 \text{ V}$$

$$\begin{aligned} I_{DSatn} &= V_{Satn} C_{ox} W (V_{GTn} - V_{DSatn}) = V_{Satn} \frac{C_{ox}}{t_{ox}} W (V_{GS} - V_{Tn} - V_{DSatn}) \\ &= 1.09 \times 10^5 \cdot \frac{3.5 \times 10^{-11}}{2.37 \times 10^{-9}} \times 101 \times 10^{-9} \times (1.1 - 0.343 - 0.209) = 89.2 \mu\text{A} \end{aligned}$$

② 对于 pmos 来说

$$V_{DSatp} = \frac{V_{GTP}}{1 + V_{GTP}/E_{oc}L} = \frac{V_{GTP}}{1 + (V_{GTP})/(2V_{Satp} \cdot L)} = 0.444 \text{ V}$$

$$I_{DSatp} = V_{Satp} C_{ox} W (V_{GTP} - V_{DSatp}) = 63.6 \mu\text{A}$$

$$\textcircled{3} \frac{I_{DSatn}}{I_{DSatp}} = \frac{89.2}{63.6} = \frac{1.4}{1}$$

造成明显偏差的原因是短沟器件会存在速度饱和效应, 并且空穴的临界电场大于电子的临界电场

(三) 11) $V_{psat} = \frac{V_{GT}}{1 + V_{GT}/(E_{oc}L)}$, $\therefore E_{oc}L = 0.906V$, $V_{GT} \gg E_{oc}L$ 不成立
假设 M_1 管在电阻区, 则

$$I_D = \frac{V_{DD} - V_{DS}}{R} = \frac{\mu'}{1 + V_{DS}/(E_{oc}L)} \cdot \frac{W}{L} (V_{GT} + V_{DS} - \frac{V_{DS}^2}{2})$$

代入已知数据, 解得 $V_{DS} = 0.453V < V_{DSAT}$, 所以假设成立
 $\therefore V_{out} = 0.453V$, M_1 处于电阻区

$$\begin{aligned} 12) Q_{before} &= C_{ACB, cutoff} \cdot V_{AB1} + C_{AGS, cutoff} \cdot V_{AS1} + C_{AGD, cutoff} \cdot V_{AD1} \\ &\quad + C_{ASD} \cdot V_{AS1} + C_{APD} \cdot V_{AD1} \\ &= 0 + 0 + 0 + 0 + 0.31 \text{ fF}/\mu\text{m} \times 1 \mu\text{m} \times (0 - 2.5V) = -0.775 \text{ fC} \end{aligned}$$


$$\begin{aligned} Q_{after} &= C_{ACB, triode} \cdot V_{AB2} + C_{AGS, triode} \cdot V_{AS2} + C_{AGD, triode} \cdot V_{AD2} \\ &\quad + C_{ASD} \cdot V_{AS2} + C_{APD} \cdot V_{AD2} \\ &= 0 + \frac{1}{2} \times (6 \text{ fF}/\mu\text{m}^2 \times 1 \mu\text{m} \times 0.25 \mu\text{m}) \times (2.5 - 0) \\ &\quad + \frac{1}{2} \times (6 \text{ fF}/\mu\text{m}^2 \times 1 \mu\text{m} \times 0.25 \mu\text{m}) \times (2.5V - 0.453V) \\ &\quad + 0.31 \text{ fF}/\mu\text{m} \times 1 \mu\text{m} \times (2.5V - 0) + 0.31 \text{ fF}/\mu\text{m} \times 1 \mu\text{m} \times (2.5V - 0.453V) \\ &= 4.82 \text{ fC} \end{aligned}$$

$$\Delta Q = Q_{after} - Q_{before} = 4.82 \text{ fC} - (-0.775 \text{ fC}) = 5.595 \text{ fC}$$


2022-2023 《数字 VLSI》第二次课程作业

一、请分别画出实现 $F = \bar{A} + \bar{B}\bar{C} + \bar{D}$ 功能的复合静态互补CMOS逻辑门的晶体管电路并标注每个晶体管的尺寸系数。

二、下图所示电路是一个低摆幅总线的驱动器，已知 NMOS 的 $V_T=0.43V$ ， $V_{DSAT}=0.63V$ ， $k'=115\times 10^{-6}A/V^2$ ，沟道尺寸如图所示，输入信号摆幅等于 $2.5V$ ，驱动器电源电压是 $0.5V$ ，总负载电容为 $1pF$ ，请计算驱动器的上升传播延时和下降传播延时（忽略体效应和沟道长度调制效应，晶体管等效导通电阻取初态值和末态值的平均值）。




三、在以下的电路中，假设初始状态时所有的电容电压均为零。求当开关闭合时经过多少时间在A点处的电压上升到 $1/2 V_E$ 。假设电路中所有的电阻都相等为 R ，而所有的电容也都相等为 C 。



《数字 VLSI》第二次作业

2022310976 江之行

$$\begin{aligned} 1. \quad F &= \bar{A} + \bar{B}\bar{C} + \bar{D} \\ \bar{F} &= \overline{\bar{A} + \bar{B}\bar{C} + \bar{D}} \\ &= \bar{A} \cdot \bar{\bar{B}\bar{C}} \cdot \bar{\bar{D}} \\ &= A \cdot (B+C) \cdot D \end{aligned}$$



2. (1) 上升传播延时 t_{PLH} , 此时上管导通, 下管截止

① 初: $V_{G1} = V_{GS} - V_{TH} = 2.07V$, $V_{DS} = V_{DD} - 0 = 0.5V$, $V_{DSAT} = 0.63V$

$$\therefore I = k' \cdot \frac{W}{L} (V_{G1} \cdot V_{DS} - \frac{1}{2} V_{DS}^2) = 418.6 \mu A$$

$$R_1 = V_{DS} / I = 1.194 k\Omega$$

② 末: $V_{G1} = V_{GS} - V_{TH} = 1.82V$, $V_{DS} = V_{DD} - \frac{1}{2} V_{DD} = 0.25V$, $V_{DSAT} = 0.63V$

$$\therefore I = k' \cdot \frac{W}{L} (V_{G1} \cdot V_{DS} - \frac{1}{2} V_{DS}^2) = 194.9 \mu A$$

$$R_2 = V_{DS} / I = 1.283 k\Omega$$

③ ~~$R_{eq1} = \frac{1}{2}(R_1 + R_2)$~~ $t_{PLH} = 0.69(R_1 + R_2)/2 \cdot C = 855 ps$

(2) 下降传播延时 t_{PHL} , 此时下管导通, 上管截止

① 初: $V_{G1} = V_{GS} - V_{TH} = 2.07V$, $V_{DS} = 0.5V$, $V_{DSAT} = 0.63V$

$$\therefore I = k' \cdot \frac{W}{L} (V_{G1} \cdot V_{DS} - \frac{1}{2} V_{DS}^2) = 418.6 \mu A$$

$$R_1 = V_{DS} / I = 1.194 k\Omega$$

② 末: $V_{G1} = V_{GS} - V_{TH} = 2.07V$, $V_{DS} = 0.25V$, $V_{DSAT} = 0.63V$

$$\therefore I = k' \cdot \frac{W}{L} (V_{G1} \cdot V_{DS} - \frac{1}{2} V_{DS}^2) = 223.675 \mu A$$

$$R_2 = V_{DS} / I = 1.118 k\Omega$$

③ $t_{PHL} = 0.69(R_1 + R_2)/2 \cdot C = 798 ps$

年 月 日


第 页

3. $t = 0.69 [C_1 R_5 + C_2 R_5 + C_3 R_5 + C_4 R_5 + C_5 \cdot 0 + C_6 (R_5 + R_6) + C_7 R_5 + C_8 R_5 + C_9 (R_5 + R_6 + R_7)] = 759 ps$

2022-2023 《数字 VLSI》第三次课程作业


- 一、 一个 3 输入 NAND 门驱动一个电容，等效扇出为 48，已知自载系数为 1，要对该电路进行延时优化。

(1) 请计算说明应该插入几级反相器



(2) 如果第一级门的尺寸系数为 1，请给出最小延时所对应的各级逻辑门的尺寸系数；计算对应的最短归一化路径延时。


- 二、 考察一个输入为0的静态CMOS反相器，请列出造成其静态功耗的漏电流分量和其对应的物理效应名称。




- 三、 综合一个由随机逻辑构成的芯片，逻辑的平均活动因子为0.1。采用平均等效翻转电容为450pF/mm²的标准单元工艺。如果一款芯片的核心电路面积为70mm²，在V_{DD}=0.9V下的运行频率为450MHz，试估算它的动态功耗。

- 四、 下图的组合逻辑电路的所有输入端的信号同时到达，假设为了在不损失性能的前提下降低静态功耗，我们采用多阈值电压工

艺的标准单元库来实现，即库中除了常规器件构成的逻辑门，还提供了高阈值电压器件构成的逻辑门单元。那么下面各个逻辑门中哪几个单元可以考虑采用高阈值电压器件单元？请说明理由。



不损失性能，因此需要不影响关键路径，分析电路中所有路径，发现左下角最有可能是关键路径，再分析确定A的翻转会引起Z的翻转，确定不是虚假路径，所以改I1和G1



数字VLSI (作业3)

2022310976 江之行

一、(1)

对于三输入NAND有 $G = \frac{5}{3}$, $\therefore H = GF_B = \frac{5}{3} \times 48 = 80$

$\hat{N} = \log_4 80 = 3.16$, $\therefore N$ 取整数且为偶数, $\therefore N = 2$

即插入2个反相器

(2) $g_1 = \frac{5}{3}$, $g_2 = 1$, $g_3 = 1$, $h = \sqrt[3]{H} = \sqrt[3]{80} = 4.3$

$f_1 = h/g_1 = 3.44$ $f_2 = f_3 = h/g_2 = 4.3$

$\therefore$ 尺寸系数 $S_1 = f_1 g_1 g_2$ $S_1 = 1$

$S_2 = f_1 g_1 / g_2 = 4.3$ $S_3 = f_1 f_2 g_1 / g_3 = 18.5$

$\therefore D = \sum P_j + N \cdot h = 17.9$

二、① 亚阈值漏电 I_{sub}

亚阈值漏电

② 漏极泄漏电流 I_{leak}

次表面BTBT漏电

反偏PN结漏电

GIDL 栅感应漏端漏电

③ 栅极漏电流 I_{gs} , I_{gd}

栅氧漏电

栅氧隧穿漏电

三、 $P = C_L V_{DD}^2 \alpha_{eff} f = 450 \text{ pF/mm}^2 \cdot 70 \text{ mm}^2 \cdot 0.9 \cdot 1 \cdot 450 \text{ MHz}$
 $= 1.15 \text{ W}$

四、~~在 G_3 的最外侧的NMOS与 G_2 的最外侧与次外侧的NMOS可以~~
~~考虑采用高阈值电压器件单元。对于非门的NMOS堆叠~~
~~可以, 由于亚阈值漏电流, 源漏都会产生压降, 减小了上~~
~~方NMOS管的 V_{gs} , V_{bs} , V_{ds} , 可以减小漏电, 但高阈值器件压降更大, 但~~
~~如果放置在内侧会有更大的BTBT电流, 因此 G_1 不能放, G_2 和 G_3 的最外侧同放~~

2022-2023 《数字 VLSI》第四次课程作业

1. 已知一个电路考虑PVT扰动存在的情况下，关键路径延时的最大值为 T_w 。如果打算在其中增加检错纠错机制，以把时钟周期降低为原来(T_w)的80%，假设每发生一次时序错误，就需要额外增加10个时钟周期用于纠错，请问：要使得改进后的系统的实际性能不低于原有系统，关键路径延时超过80% T_w 的概率应该小于多少？
2. 已知某65nm工艺，MOS管导通电流方程为： $I_{ds} = k\left(\frac{W}{L}\right)(V_{GS} - V_T)^2$ ，亚阈值漏电流方程为 $I_{ds} \approx I_0\left(\frac{W}{L}\right)e^{\frac{V_{GS}-V_T}{n\phi_T}}$ （忽略了 V_{ds} 的影响），NMOS工艺增益因子 $k_n=150\mu A/V^2$ ， $I_{0n}=10nA$ ，PMOS工艺增益因子 $k_p=80\mu A/V^2$ ， $I_{0p}=6nA$ ，两种器件的阈值电压的绝对值都等于0.4V，亚阈值栅耦合系数 $n=1.5$ ，反相器NMOS尺寸为100nm/65nm，PMOS尺寸为200nm/65nm，请计算：
 - (1) 如果电源电压等于0.5V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？
 - (2) 如果电源电压下降到0.3V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？